



# Ministero delle Attività Produttive

## Direzione Generale per lo Sviluppo Produttivo e la Competitività


### Ufficio Italiano Brevetti e Marchi

#### Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per:

Invenzione Industriale

N. MI2002 A 001539



*Si dichiara che l'unita copia è conforme ai documenti originali  
depositati con la domanda di brevetto sopraspecificata, i cui dati  
risultano dall'accluso processo verbale di deposito.*

19610.2003

Roma, li .....

IL DIRIGENTE

Riccardo Coppo  
*Pilo Cof*

## AL MINISTERO DELLE ATTIVITÀ PRODUTTIVE

UFFICIO ITALIANO BREVETTI E MARCHI - ROMA

DOMANDA DI BREVETTO PER INVENZIONE INDUSTRIALE, DEPOSITO RISERVE, ANTICIPATA ACCESSIBILITÀ AL PUBBLICO

MODULO



## A. RICHIEDENTE (I)

1) Denominazione STMicroelectronics s.r.l.  
Residenza AGRATE BRIANZA (Milano) codice 00951900968  
2) Denominazione \_\_\_\_\_  
Residenza \_\_\_\_\_ codice \_\_\_\_\_

## B. RAPPRESENTANTE DEL RICHIEDENTE PRESSO L'U.I.B.M.

cognome nome MITTLER Enrico e altri cod. fiscale \_\_\_\_\_  
denominazione studio di appartenenza MITTLER & C. s.r.l.  
via Le Lombardia n. 20 città MILANO cap 20131 (prov) MI

C. DOMICILIO ELETTIVO destinatario vedi sopra

via \_\_\_\_\_ n. \_\_\_\_\_ città \_\_\_\_\_ cap \_\_\_\_\_ (prov) \_\_\_\_\_

## D. TITOLO

classe proposta (sez/cl/scl) \_\_\_\_\_ gruppo/sottogruppo \_\_\_\_\_/\_\_\_\_\_/\_\_\_\_\_

"Controllore digitale per convertitori DC-DC a commutazione."

## ANTICIPATA ACCESSIBILITÀ AL PUBBLICO:

SI ☐NO ☒

SE ISTANZA: DATA \_\_\_\_\_/\_\_\_\_\_/\_\_\_\_\_

N° PROTOCOLLO \_\_\_\_\_

## E. INVENTORI DESIGNATI

cognome nome

cognome nome

1) SAGGINI Stefano 3) GERACI Angelo  
2) GHIONI Massimo 4) VILLA Francesco

## F. PRIORITÀ

nazione o organizzazione

tipo di priorità

numero di domanda

data di deposito

allegato  
S/R

1) \_\_\_\_\_  
2) \_\_\_\_\_

## SCIOGLIMENTO RISERVE

Data

N° Protocollo

## G. CENTRO ABILITATO DI RACCOLTA COLTURE DI MICROORGANISMI, denominazione \_\_\_\_\_

## H. ANNOTAZIONI SPECIALI

## DOCUMENTAZIONE ALLEGATA

N. es.

Doc. 1) 2 PROV n. pag. 24 riassunto con disegno principale, descrizione e rivendicazioni (obbligatorio 1 esemplare) ...  
Doc. 2) 2 PROV n. tav. 08 disegno (obbligatorio se citato in descrizione, 1 esemplare) ...  
Doc. 3) 1 RIS lettera d'incarico, procura o riferimento procura generale ...  
Doc. 4) 0 RIS designazione inventore ...  
Doc. 5) 0 RIS documenti di priorità con traduzione in italiano ...  
Doc. 6) 0 RIS autorizzazione o atto di cessione ...  
Doc. 7) 0 nominativo completo del richiedente

8) attestati di versamento, totale Euro 291,80 (duecentonovantuno/80)

obbligatorio

COMPILATO IL 12/07/2002

FIRMA DEL(I) RICHIEDENTE(I)

p.p. STMicroelectronics s.r.l.CONTINUA SI/NO NODr. Ing. MITTLER Enrico

DEL PRESENTE ATTO SI RICHIEDE COPIA AUTENTICA SI/NO

SICAMERA DI COMMERCIO IND. ART. E AGR. DI MILANO MILANOcodice 151

VERBALE DI DEPOSITO

NUMERO DI DOMANDA

MI2002A 001539

Reg. A.

L'anno

DUEMILADUE

, il giorno

DODICI

, del mese di

LUGLIOil(i) richiedente(i) sopraindicato(i) ha(hanno) presentato a me sottoscritto la presente domanda, corredata da 00 fogli aggiuntivi per la concessione del brevetto sopraindicato.

## I. ANNOTAZIONI VARIE DELL'UFFICIALE ROGANTE

IL DEPOSITANTE  
Dr. Ing. MITTLER Enrico



L'UFFICIALE ROGANTE  
M. GORTONESI

## D. TITOLO

**"Controllore digitale per convertitori DC-DC a commutazione."**


## L. RIASSUNTO

La presente invenzione si riferisce ad un regolatore di tensione, e più in particolare ad un controllore digitale per convertitori DC-DC a commutazione.

In una sua forma di realizzazione il regolatore di tensione avente un terminale di ingresso atto ad essere accoppiato ad una tensione di ingresso ed un terminale di uscita atto ad essere accoppiato ad un carico comprende: un primo interruttore atto ad accoppiare selettivamente detto terminale di ingresso a detto terminale di uscita; un sensore di corrente per misurare una corrente di uscita fluente verso detto terminale di uscita; un sensore di tensione per misurare una tensione di uscita su detto terminale di uscita; un controllore digitale che pilota detto primo interruttore; caratterizzato dal fatto che detto controllore chiude detto primo interruttore quando la tensione errore, ottenuta sottraendo a detta tensione di uscita una tensione di riferimento costante è minore di un primo valore di tensione prefissato e apre detto primo interruttore quando detta corrente di uscita è maggiore di un primo valore di corrente prefissato. (Fig.1).

## M. DISEGNO

Fig.1



## DESCRIZIONE

dell'invenzione industriale avente per titolo:

“Controllore digitale per convertitori DC-DC a commutazione”


a nome: STMicroelectronics s.r.l.

\* \* \* \* **MI 2002 A 0 0 1 5 3 9**

La presente invenzione si riferisce ad un regolatore di tensione, e più in particolare ad un controllore digitale per convertitori DC-DC a commutazione (switching).

È noto il principio di funzionamento di un convertitore a commutazione (switching): un'onda (PWFm) ad alta frequenza, generata a partire dalla tensione in ingresso, viene successivamente mediata mediante un filtro passivo per ottenere in uscita la tensione continua voluta. Per mantenere stabile il valore di tale tensione, è necessario un sistema di controllo che esegua una misura delle variabili di stato del circuito di potenza e regoli di conseguenza i parametri Ton e Toff dell'onda ad alta frequenza PWFm.

Le esigenze del settore dei regolatori di tensione pongono richieste sempre più stringenti in termini di corrente erogabile (fino a 100 A e si prevede fino a 400 A nei prossimi anni), di velocità di risposta del sistema ai transitori di carico e di efficienza che, nelle applicazioni a basso consumo, risulta una specifica di fondamentale importanza. C'è inoltre una notevole spinta verso la riduzione dei costi e del fattore di forma della tensione di uscita, che comporta una riduzione del filtro di uscita e quindi un aumento della frequenza di commutazione, mantenendo alte prestazioni, anche per alimentazioni a più basse correnti (3/6A) utilizzate per microprocessori dedicati, DSP, ecc. Per le applicazioni ad alta corrente, l'attenzione si è



concentrata recentemente sulle configurazioni multifase, in cui la capacità di corrente del sistema è gestita da un insieme di convertitori di tipo buck sincroni in parallelo. Sebbene la quasi totalità delle applicazioni presenti sul mercato utilizzi controllori di tipo analogico, alcune soluzioni innovative basate su un controllo digitale stanno incontrando molti consensi. I ben noti vantaggi del controllo digitale sono in grado di soddisfare un mercato che richiede controllori sempre più complessi, applicazioni a basso costo ed un velocissimo time to market.

In vista dello stato della tecnica descritto, scopo della presente invenzione è quello di provvedere ad un regolatore di tensione, e più in particolare ad un controllore digitale per convertitori DC-DC a commutazione semplice e di complessità ridotta.

In accordo con la presente invenzione, tale scopo viene raggiunto mediante un regolatore di tensione avente un terminale di ingresso atto ad essere accoppiato ad una tensione di ingresso ed un terminale di uscita atto ad essere accoppiato ad un carico comprendente: un primo interruttore atto ad accoppiare selettivamente detto terminale di ingresso a detto terminale di uscita; un sensore di corrente per misurare una corrente di uscita fluente verso detto terminale di uscita; un sensore di tensione per misurare una tensione di uscita su detto terminale di uscita; un controllore digitale che pilota detto primo interruttore; caratterizzato dal fatto che detto controllore chiude detto primo interruttore quando la tensione errore, ottenuta sottraendo a detta tensione di uscita una tensione di riferimento costante è minore di un primo valore di tensione prefissato e apre detto primo interruttore quando detta corrente di uscita è maggiore di un primo valore di corrente prefissato.

Grazie alla presente invenzione è possibile realizzare un controllore digitale con elevate prestazioni di sistema, caratterizzato da un ridotto costo della sezione di conversione analogico-digitale e digitale-analogica, e da una ridotta complessità del sistema di controllo.

Il controllore proposto lavora in modalità frequenza variabile (cioè esegue il controllo del tempo di accensione  $T_{on}$  e di spegnimento  $T_{off}$  indipendentemente). La possibilità di modificare la frequenza di lavoro è sfruttata per immunizzare il sistema ai problemi di quantizzazione che solitamente causano una instabilità del sistema dovuta ai cosiddetti cicli limite; in questo modo la sezione di conversione necessita di un numero ridotto di bit, riducendo di conseguenza la complessità del sistema di controllo.

Inoltre, la conversione analogico-digitale (A/D) della tensione di uscita si basa su una tecnica simile a quella impiegata in un ADC ad inseguimento, che consente di ridurre la complessità e le dimensioni del convertitore, in quanto basata sull'utilizzo esclusivo di un convertitore DAC. Il sistema di controllo può essere applicato ad un sistema con un numero di fasi configurabile dall'utente utilizzando 2 convertitori DAC con un numero di bit modesto (6-8 bit). Inoltre è possibile espandere il sistema di controllo per implementare sofisticate modalità di funzionamento a basso consumo, attivabili quando le correnti di carico si riducono al di sotto di determinati limiti.

Le caratteristiche ed i vantaggi della presente invenzione risulteranno evidenti dalla seguente descrizione dettagliata di una sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo negli uniti disegni, nei quali:

la figura 1 rappresenta uno schema a blocchi di un regolatore di tensione in accordo alla presente invenzione;

le figure 2a-2c mostrano i grafici della tensione di fase  $V_{pwfm}$ , della corrente nell'induttore e della tensione errore all'aumentare della corrente erogata al carico (corrente di uscita);

le figure 3a-3c mostrano i grafici della tensione di fase  $V_{pwfm}$ , della corrente nell'induttore e della tensione errore al diminuire della corrente erogata al carico;

le figure 4a-4b mostrano i grafici della variazione dei livelli prefissati di tensione e di corrente all'aumentare della corrente erogata al carico;

la figura 5 mostra uno schema a blocchi di un regolatore di tensione a tre fasi in accordo alla presente invenzione;

la figura 6 mostra uno schema a blocchi di una prima parte del regolatore di tensione a tre fasi di figura 5 in accordo alla presente invenzione;

la figura 7 mostra uno schema a blocchi di una seconda parte del regolatore di tensione a tre fasi di figura 5 in accordo alla presente invenzione;

la figura 8 mostra uno schema a blocchi di una variante di una prima parte del regolatore di tensione a tre fasi di figura 5 in accordo alla presente invenzione.

Riferendosi ora alla figura 1, un regolatore di tensione 10 è accoppiato ad una tensione di ingresso  $V_{in}$  tramite un terminale di ingresso 11 ed è accoppiato ad un carico 13 tramite un terminale di uscita 12. Il regolatore di tensione 10 comprende un circuito a commutazione 14 che serve come interruttore per accoppiare e disaccoppiare alternativamente il terminale di ingresso 11 al terminale intermedio 19. Il circuito a commutazione 14



comprende anche un rettificatore, come un diodo o un interruttore, atto ad accoppiare il terminale intermedio 19 a massa. L'apertura e la chiusura del circuito a commutazione 14 genera una tensione intermedia  $V_{PWFM}$  (tensione di fase) tra il nodo 19 e massa, avente un andamento rettangolare.

Tra il circuito a commutazione 14 ed il carico 13 è interposto un filtro composto da un induttore 15, connesso tra il terminale intermedio 19 ed il terminale di uscita 12, ed una capacità 16 connessa in parallelo al carico 13. Detto filtro converte la tensione intermedia  $V_{PWFM}$  in una tensione sostanzialmente continua al terminale di uscita 12.

Il circuito a commutazione 14 comprende un interruttore, come ad esempio un primo transistor 17 avente il source connesso al terminale di ingresso 11, il drain connesso al terminale intermedio 19 ed il gate al terminale 20 ed un rettificatore, come ad esempio un secondo transistor 18 avente il drain connesso al terminale intermedio 19, il source connesso a massa ed il gate al terminale 21. Il primo transistor 17 può essere un dispositivo MOS a canale P (PMOS), mentre il secondo transistor 18 può essere un dispositivo MOS a canale N (NMOS).

Un controllore digitale 22 pilota il circuito a commutazione 14 fornendo i segnali di comando ai terminali 20 e 21.

Un sensore di corrente 23 misura la corrente fluente nell'induttore 15 e la fornisce al nodo sommatore 32. A questo segnale può essere sommata una rampa di corrente con pendenza positiva  $SlopeI$ , generata dal circuito 33, per eseguire una compensazione che consentirebbe al sistema di funzionare correttamente anche con un ciclo di funzionamento (duty-cycle), definito come rapporto  $Ton/(Ton+Toff)$ , superiore al 50%. La rampa di corrente viene



azzerata dal controllore 22 in corrispondenza dell'accensione del transistor 17. Il segnale di corrente, al quale è eventualmente sovrapposta la rampa viene infine applicato all'ingresso non invertente di un comparatore 24.

Un sensore di tensione 25 misura la tensione di uscita  $V_{out}$  sul terminale 12: questa tensione viene filtrata mediante un filtro passa basso a singolo polo 30, che rimuove il ripple di tensione residuo, e fornita successivamente al nodo sommatore 26 il quale sottrae alla tensione di uscita  $V_{out}$  filtrata una tensione di riferimento prefissata  $V_{ref}$ , pari al valore desiderato della tensione di uscita, e una rampa di tensione con pendenza positiva  $SlopeV$ , generata dal circuito 31. La determinazione della pendenza della rampa di tensione è basata sulla ampiezza del rumore e dei disturbi al terminale invertente del comparatore 27. Supponendo di avere un disturbo con un valore picco - picco pari a  $V_{pp}$  e assumendo un intervallo di variazione della frequenza di commutazione pari a  $dF_{sw}$ , la pendenza della rampa sarà determinata dalla seguente relazione:  $SlopeV > V_{pp}/|dT_{sw}|$ , dove  $|dT_{sw}| = |dF_{sw}|/F_{sw}$ .

La rampa di tensione viene azzerata dal controllore 22 in corrispondenza dell'accensione del transistor 17. La tensione errore risultante viene infine fornita all'ingresso invertente di un comparatore 27. Un primo convertitore digitale-analogico 28 (DACI) riceve un segnale digitale corrispondente alla corrente di picco  $I_{pk}$  prefissata dal controllore 22, lo converte in un segnale analogico il quale è applicato all'ingresso invertente del comparatore 24. Un secondo convertitore digitale-analogico 29 (DACV) riceve un segnale digitale corrispondente alla tensione errore minima  $V_{low}$  prefissata dal controllore 22, lo converte in un segnale analogico il quale è applicato all'ingresso non invertente del comparatore 27. Il comparatore 24 fornisce il segnale  $CompI$  al

controllore 22 ed il comparatore 27 fornisce il segnale CompV al controllore 22.

Il controllore 22 determina l'accensione e lo spegnimento del circuito a commutazione 14 in base allo stato dei segnali CompI e CompV, avendo come unico limite la massima frequenza di commutazione ammissibile (prefissata), che dovrà essere sensibilmente inferiore alla frequenza di clock del controllore.

Le regole di controllo si possono riassumere come segue:

quando il livello di corrente, misurato dal sensore di corrente 23, supera un prefissato limite superiore  $I_{pk}$ , ovvero quando il segnale CompI commuta da 0 a 1, si interrompe la connessione alla batteria  $V_{in}$ ;

quando il livello della tensione errore, ottenuto sottraendo alla tensione di uscita, misurata dal sensore di tensione 25, una tensione di riferimento ed una tensione variabile a rampa, scende oltre un prefissato limite inferiore  $V_{low}$ , ovvero quando il segnale CompV commuta da 0 a 1, si ripristina la connessione alla batteria  $V_{in}$ .

In figura 2a è mostrato l'andamento della tensione di fase  $V_{pfwm}$ , prodotta dal circuito a commutazione 14 tra il nodo intermedio 19 e massa, all'aumentare della corrente di uscita.

In figura 2b sono mostrati in linea continua l'andamento della corrente  $I_L$  nell'induttore 15 e in linea tratteggiata l'andamento della corrente di uscita  $I_{out}$  (pari al valore medio della corrente nell'induttore) all'aumentare della corrente di uscita. In aggiunta, viene rappresentato il livello di corrente di picco  $I_{pk}$  prefissato dal controllore 22. Per semplicità, viene illustrata la situazione in cui non è implementata la compensazione di corrente.

Corrispondentemente, in figura 2c sono mostrati in linea continua l'andamento della tensione errore Verr, misurata a valle del nodo sommatore 26 e in linea tratteggiata l'andamento della tensione differenza ( $V_{out}-V_{ref}$ ) all'aumentare della corrente di uscita. In aggiunta, viene mostrato il livello di tensione  $V_{low}$  prefissato dal controllore 22.

Supponiamo ad esempio che, a partire da una condizione di perfetto equilibrio tra la corrente erogata dal convertitore e quella assorbita dal carico, quest'ultima aumenti. Il bilancio di corrente al nodo del condensatore 16 determinerebbe la progressiva scarica di quest'ultimo, così che il livello medio di tensione in uscita tenderebbe progressivamente a diminuire (la valle del ripple di tensione errore rimane costante, mentre varia l'ampiezza del ripple). In base alla seconda regola di controllo, ciò comporterebbe l'accensione anticipata del circuito a commutazione 14, cui farebbe seguito la diminuzione dell'ampiezza del ripple di corrente e quindi, essendo il picco costante (fissato dal primo convertitore digitale-analogico 28), l'aumento del valor medio di corrente erogata dal convertitore al carico, come è rappresentato in figura 2b. La frequenza di commutazione progressivamente aumenterebbe, fino a quando il livello di corrente in uscita al convertitore non diventi a sua volta stabile. In tale condizione di equilibrio i valori della corrente erogata dal convertitore ed assorbita dal carico sarebbero nuovamente coincidenti.

Nelle figure 3a, 3b e 3c sono mostrati gli andamenti della tensione di fase  $V_{pwm}$ , della corrente di uscita e della tensione errore al diminuire della corrente di uscita, in modo analogo alle figure 2a, 2b e 2c.

La peculiarità del metodo di controllo consente al sistema di erogare un



livello medio di corrente in larga misura indipendente dallo specifico valore di picco prescelto, attraverso una semplice variazione della frequenza di commutazione. La frequenza di commutazione si assesta su un valore tale da bilanciare esattamente la corrente richiesta dal carico con la corrente media erogata dal convertitore.

La relazione che lega la frequenza di commutazione al livello di corrente erogato a regime si ricava facilmente dalle equazioni fondamentali qui riportate. L'entità del ripple di corrente  $\Delta I$ , in regime di funzionamento quasi stazionario del convertitore, è espressa da:

$$\Delta I = T_{on} \frac{V_{in} - V_{out}}{L} \quad (1)$$

dove  $T_{on}$  è la durata dell'intervallo di accensione del circuito di commutazione 14.

È ben nota la relazione  $V_{out}/V_{in}=T_{on}$ , che lega la tensione di uscita e la tensione di ingresso in un convertitore di tipo Buck operante in condizioni di regime. Sostituendo questa relazione nell'equazione (1) si ottiene:

$$\Delta I = \frac{1}{f_{sw}} \frac{V_{out}}{V_{in}} \frac{V_{in} - V_{out}}{L} = \frac{V_{out}}{f_{sw}} \frac{(1-D)}{L} \quad (2)$$

dove  $f_{sw} = \frac{1}{(T_{on} + T_{off})}$  è la frequenza di commutazione;

D è il duty-cycle; L è il valore dell'induttanza di filtro.

La corrente erogata dal convertitore è espressa da:

$$I_{out} = I_{pk} - \frac{\Delta I}{2} \quad (3)$$

dove  $\Delta I$  è l'ampiezza del ripple di corrente.

Considerando anche l'esistenza di una rampa di compensazione di corrente SlopeI, sommata al segnale misurato dal sensore di corrente 23, che permetterebbe al metodo di controllo di operare a duty cycle maggiori del

50% e considerando l'esistenza di un ritardo di propagazione del segnale logico di spegnimento del transistor 17, l'equazione della corrente di uscita si trasforma in:

$$I_{out} = I_{pk} - \frac{\Delta I}{2} - SlopeI \frac{D}{f_{sw}} + \tau \frac{\Delta I f_{sw}}{D} \quad (4)$$

dove  $\tau$  è il ritardo di propagazione ;

$SlopeI$  è la pendenza della rampa di compensazione di corrente.

Nel caso in cui l'ultimo termine dell'equazione (4) sia trascurabile, è possibile scegliere la pendenza della rampa di compensazione  $SlopeI$  in modo che la corrente di uscita  $I_{out}$  risulti indipendente da  $V_{in}$ .

Ponendo infatti:

$$SlopeI = \frac{V_o}{2L} \quad (5)$$

e sostituendo questa espressione nell'equazione (4) si ottiene:

$$I_{out} = I_{pk} - \frac{V_{out}}{2Lf_{sw}} \quad (6)$$

Un aspetto peculiare del presente sistema di controllo risiede nel fatto che la variazione della corrente di uscita e la variazione della tensione di uscita sono legate tra di loro da una relazione lineare. Infatti, la variazione della tensione di uscita è esprimibile in funzione della variazione del periodo di commutazione come segue:

$$dV_{out} = SlopeV dT_{sw} \quad (7)$$

dove  $dT_{sw}$  è la variazione del periodo di commutazione.

La variazione della corrente di uscita si può esprimere come segue:

$$dI_{out} = -\frac{V_{out}(1-D)}{2L} dT_{sw} - SlopeI \cdot D \cdot dT_{sw} \quad (8)$$

dove sono stati considerati costanti in prima approssimazione sia la tensione di uscita  $V_{out}$  che il duty-cycle  $D$ .

Sostituendo la (7) nella (8) si ottiene:

$$dI_{out} = -\frac{V_{out}(1-D)dV_{out}}{2LSlopeV} - \frac{SlopeI}{SlopeV} \cdot D \cdot dV_{out} \quad (9)$$

che si riduce a:

$$dI_{out} = -\frac{V_{out}}{2LSlopeV} dV_{out} \quad (10)$$

nel caso in cui si scelga  $SlopeI = \frac{V_o}{2L}$

È quindi dimostrato che la variazione di corrente dipenda linearmente dalla variazione di tensione. Il convertitore presenta una resistenza intrinseca di uscita  $R_{out} = -dV_{out}/dI_{out}$ , altrimenti nota come caratteristica di droop, che risulta utile per ottimizzare l'utilizzo della finestra di regolazione in presenza di transienti di carico severi. La resistenza dinamica di uscita  $R_{out}$  non è tuttavia regolabile e il suo valore può essere sensibilmente discosto da quello ottimale.

Inoltre, le equazioni (4) e (6) mettono in evidenza che per poter variare con continuità la corrente erogata nell'intervallo compreso tra 0 e  $I_{pk}$ , avendo a disposizione un singolo livello di corrente di picco, sarebbe necessario modulare la frequenza di commutazione entro margini molto larghi.

Dovendo, da un lato necessariamente limitare l'ampiezza dell'intervallo di frequenze di commutazione e dall'altro regolare con precisione la resistenza dinamica di uscita risulta necessario introdurre una molteplicità di livelli di corrente  $I_{pk}$  e di livelli di tensione  $V_{low}$ . In sostanza, la tensione  $V_{low}$  e la corrente  $I_{pk}$  hanno valori prefissati ma possono variare.

Ad ogni livello  $I_{pk}$  competerà un intervallo continuo di correnti  $\Delta I_{out}$  definito da un corrispondente intervallo di frequenze  $\Delta f_{sw}$  in base alla equazione (4). Se si scelgono i livelli di riferimento in modo tale che i corrispondenti intervalli di corrente  $\Delta I_{out}$  si sovrappongano, otteniamo un continuo di correnti erogabili in uscita. Il numero minimo di livelli sarà tale

che questo continuo copra l'intervallo compreso tra 0 e il massimo valore di corrente di carico previsto dall'applicazione.

È importante sottolineare che i livelli di corrente di picco  $I_{pk}$  sono quantizzati, ma la corrente media erogata al carico varia con continuità. In pratica, il metodo di controllo consente di utilizzare un numero limitato di livelli di corrente di picco  $I_{pk}$  (e quindi un numero limitato di bit del convertitore digitale-analogico DACI) senza cadere in instabilità causate dall'intervento dei cicli limite. Infatti, tra un livello di quantizzazione e l'altro la corrente erogata si muove attraverso un continuo di livelli al variare della frequenza di commutazione. Tanto più grande sarà l'intervallo di frequenze tollerabile, tanto minore sarà il numero di livelli prodotto dal DACI e viceversa.

Mediante l'equazione (6) è possibile determinare il numero minimo di bit necessari per una data applicazione, fissato l'intervallo  $\Delta f_{sw}$  in cui è possibile variare la frequenza di commutazione. Differenziando la (6) e approssimando i termini differenziali con differenze finite si ottiene:

$$\frac{\Delta I_{out}}{\Delta f_{sw}} = \frac{V_{out}}{2 L f_{sw}^2} \quad (11)$$


L'ampiezza del bit meno significativo (LSB) prodotto dal DACI si può esprimere come:

$$LSB_{DACI} = \frac{I_{max}}{2^n}$$

dove  $n$  è il numero di bit ;

$I_{max}$  è il massimo valore di corrente di picco generabile dal DACI.

L'intervallo di valori di corrente  $\Delta I_{out}$  generabile in un intervallo di frequenze  $\Delta f_{sw}$  dovrà essere necessariamente maggiore o uguale alla ampiezza del bit meno significativo generato dal DACI. Ne segue che:



$$\frac{I_{\max}}{2^n} \leq \frac{V_{out}}{2 L f_{sw}^2} \Delta f_{sw} \quad (12)$$

da cui

$$n_{\min} = \log_2 \left( \frac{I_{\max} f_{sw}}{V_{out} \cdot \Delta f_{sw} / L f_{sw}} \right) + 1 = \log_2 \left( \frac{I_{\max} f_{sw}}{\Delta I_{\max} \Delta f_{sw}} \right) + 1 \quad (13)$$

dove  $\Delta I_{\max}$  è pari al massimo ripple di corrente.

Il numero di livelli di corrente di picco può quindi essere estremamente contenuto: ad esempio, per erogare una corrente media variabile con continuità da 0 a 8A ( $I_{\max}$ ), con un ripple massimo di corrente pari a 3A, tollerando un intervallo di frequenza massimo di 200kHz intorno a 1.3MHz, è necessario un numero minimo di bit è pari a 6.

Il passaggio da un livello di corrente di picco ad un altro dovrà essere accompagnato da un analogo passaggio di livello della tensione prefissata  $V_{low}$ , in modo che le corrispondenti variazioni siano legate da una funzione prefissata. Questa funzione può essere, ad esempio, la semplice legge di proporzionalità della cosiddetta droop function, che consiste in una resistenza equivalente di uscita dell'alimentatore. Oppure se questa non è contemplata dalle specifiche del carico, può esistere un altro legame dinamico tra le grandezze. Per esempio la variazione del livello di tensione potrebbe essere determinata da una variazione del livello di corrente seguendo una legge che può avere una componente integrale ed una lineare. Inoltre, la legge scelta, potrebbe cambiare a seconda delle condizioni operative o di comandi dati dall'esterno; ad esempio potrebbe avere pendenze diverse a seconda della condizione di carico o della tensione di ingresso.

Preferibilmente, viene implementata la resistenza equivalente dell'alimentatore per ottimizzare l'utilizzo della finestra di regolazione in



presenza di transienti di carico severi; il suo valore ottimale è approssimativamente pari al rapporto tra l'intervallo di tensioni tollerate dal carico e la massima corrente richiesta. In questo modo il regolatore fissa una tensione di uscita che dipende linearmente dalla corrente.

Al fine di implementare la funzione prescelta, i valori digitali della tensione  $V_{low}$  e i valori digitali della corrente  $I_{pk}$  sono legati tra loro tramite una funzione prefissata da una rete logica, realizzata mediante una look-up table, posta nel sistema di elaborazione 22.

Il passaggio da un livello prefissato di tensione e di corrente ad un altro può essere determinato in base a due algoritmi distinti.

Nell'implementazione preferita si utilizza un algoritmo basato sul controllo di frequenza.

In questo caso, il valore della corrente  $I_{pk}$  aumenta di un valore di corrente prefissato e il valore della tensione  $V_{low}$  diminuisce di un valore di tensione prefissato quando la frequenza di pilotaggio del circuito a commutazione 14 è maggiore di un primo valore prefissato di frequenza. Il valore della corrente  $I_{pk}$  diminuisce di un valore di corrente prefissato e il valore della tensione  $V_{low}$  aumenta di un valore di tensione prefissato e quando la frequenza di pilotaggio del circuito a commutazione 14 è minore di un secondo valore prefissato di frequenza.

Nelle figure 4a e 4b sono mostrati rispettivamente gli andamenti dei livelli di corrente  $I_{pk}$  e dei livelli di tensione  $V_{low}$ , nel caso in cui la frequenza di pilotaggio del circuito a commutazione 14 aumenta e quindi la tensione  $V_{low}$  diminuisce e la corrente  $I_{pk}$  aumenta.

Alternativamente si può utilizzare un algoritmo basato sulla ampiezza

massima della rampa di tensione generata dal circuito 31.

In questo caso, il valore della corrente  $I_{pk}$  aumenta di un valore di corrente prefissato e il valore della tensione  $V_{low}$  diminuisce di un valore di tensione prefissato quando l'ampiezza della rampa di tensione 31 è inferiore ad un primo valore prefissato ampiezza. Il valore della corrente  $I_{pk}$  diminuisce di un valore di corrente prefissato e il valore della tensione  $V_{low}$  aumenta di un valore di tensione prefissato ed quando l'ampiezza della rampa di tensione 31 è superiore ad un secondo valore prefissato di ampiezza. .

Rispetto all'implementazione preferita dell'invenzione, descritta precedentemente, sono possibili alcune alternative. Ad esempio, la rampa di tensione può essere generata digitalmente mediante un primo contatore inserito nel controllore 22 e scandito alla frequenza di clock del sistema, la cui uscita venga sommata al valore digitale della tensione  $V_{low}$  e convertita in forma analogica attraverso il convertitore digitale-analogico 29. Il contatore viene azzerato dal controllore 22 in corrispondenza dell'accensione del transistor 17.

Analogamente, l'eventuale rampa di compensazione di corrente può essere generata digitalmente mediante un secondo contatore inserito nel controllore 22 e scandito alla frequenza di clock del sistema, la cui uscita venga sommata al valore digitale della corrente  $I_{pk}$  e convertita in forma analogica attraverso il convertitore digitale-analogico 28. Il contatore viene azzerato dal controllore 22 in corrispondenza dell'accensione del transistor 14.

In una ulteriore implementazione, la rampa di tensione 31 può essere totalmente rimossa. In questo caso, il caratteristico andamento a dente di sega, necessario per il corretto funzionamento del controllore 22, si ottiene

rimuovendo la sezione di filtraggio 30 e sfruttando in questo modo la naturale ondulazione (ripple) della tensione  $V_{out}$  dovuta alla presenza di una resistenza serie equivalente (ESR) sul condensatore di filtro 16.

In una diversa implementazione, la logica di controllo può essere invertita rispetto a quanto precedentemente descritto. In altri termini, quando il livello di corrente, misurato dal sensore di corrente 23, scende oltre un prefissato limite inferiore  $I_{low}$ , si interrompe la connessione alla batteria  $V_{in}$ . Quando il livello di tensione errore supera un prefissato limite superiore  $V_{pk}$  si ripristina la connessione alla batteria  $V_{in}$ . In questa implementazione gli ingressi dei comparatori 24 e 27 dovranno essere invertiti e la rampa di tensione 31 dovrà essere sommata alla tensione di uscita  $V_{out}$ . Il sistema così controllato è stabile per duty-cycle superiori al 50%. Per duty-cycle inferiori al 50% la rampa di corrente di compensazione 33 dovrà essere sottratta al segnale di corrente misurato dal sensore 23.

L'estensione del sistema di controllo da monofase a multifase è abbastanza naturale, poiché è semplicemente sufficiente individuare un criterio con cui selezionare la fase da attivare e inviarle il segnale di accensione. Automaticamente le fasi vengono accese in modo interallacciato ad una frequenza che è una frazione  $N$ -esima della frequenza centrale di controllo dove  $N$  è il numero delle fasi da pilotare. L'effetto della parallelizzazione sulle equazioni precedentemente esposte è semplicemente costituito da una moltiplicazione della corrente per  $N$ , quindi, in questo modo, la resistenza equivalente è divisa per  $N$ . Lo stesso vale anche per la resistenza equivalente creata dal movimento dei convertitori di tensione e di corrente. Sono state individuate due metodologie per la scelta della accensione delle

fasi: un semplice principio di rotazione, in base a cui ogni fase è commutata rispetto ad una sequenza ciclica fissata, ed il principio della minima corrente, in base al quale si accende la fase che conduce il minimo valore di corrente. In figura 5 è mostrata uno schema a blocchi di un regolatore di tensione a tre fasi in accordo alla presente invenzione, basata sulla prima metodologia di attivazione delle fasi (attivazione ciclica). Sono riportati tre regolatori di tensione del tipo di quello rappresentato in figura 1, e ad elementi uguali hanno riferimenti uguali. Sono controllati rispettivamente da tre circuiti di controllo slave 51. Essi ricevono in ingresso il segnale di corrente 70, corrispondente alla corrente che fluisce nell'induttore 15, misurata da un sensore di corrente 23. Ricevono in ingresso anche il segnale 55 di accensione della singola fase ed il segnale 56 corrispondente alla corrente di picco  $I_{pk}$  prefissata, provenienti da un circuito di controllo master 54. Essi producono in uscita i segnali di pilotaggio dei transistori 17 e 18.

La struttura master e slave è la base per una architettura facilmente configurabile in base alla quantità di corrente richiesta.

In figura 6 è mostrato uno schema a blocchi di una prima parte del regolatore di tensione a tre fasi di figura 5 in accordo alla presente invenzione. In particolare è mostrato uno schema a blocchi del circuito di controllo master 54.



Il circuito di controllo master 54 riceve in ingresso il segnale 71 relativo alla tensione di uscita  $V_{out}$ , che viene filtrato mediante un filtro passa basso a singolo polo 68 e successivamente fornito al nodo sommatore 62, il quale sottrae al segnale 71 filtrato una tensione di riferimento costante  $V_{ref}$ , corrispondente alla tensione di uscita desiderata, e una rampa di tensione con

pendenza positiva  $SlopeV$ , generata dal circuito 61. La tensione errore risultante viene infine fornita all'ingresso invertente di un comparatore 67, la cui uscita è applicata ad un ingresso di un demultiplexer 69 ed al sistema di elaborazione 60. Il demultiplexer 69 riceve in ingresso un segnale dal sistema di elaborazione 60 e produce in uscita i segnali 55 di comando di accensione di ogni singola fase.

Un primo convertitore digitale-analogico 64 riceve un segnale digitale corrispondente alla tensione errore minima  $V_{low}$  dal sistema di elaborazione 60, lo converte in un segnale analogico il quale è applicato all'ingresso non invertente del comparatore 67. Un secondo convertitore digitale-analogico 63 riceve un segnale digitale corrispondente alla corrente di picco  $I_{pk}$  dal sistema di elaborazione 60 e lo converte in un segnale analogico 56, che rappresenta il valore della corrente di picco  $I_{pk}$  da imporre alle singole fasi.

In figura 7 è mostrato uno schema a blocchi di una seconda parte del regolatore di tensione a tre fasi di figura 5 in accordo alla presente invenzione, in particolare è mostrato uno schema a blocchi del circuito di controllo slave 51. Il circuito di controllo slave 51 riceve in ingresso il segnale di corrente 70, proveniente dal sensore di corrente 23, e lo fornisce ad un nodo sommatore 84. Al segnale di corrente 70 può essere sommata una rampa di corrente, generata dal circuito 83, per garantire il corretto funzionamento del circuito di controllo slave 51 con duty cycle maggiori del 50%. Il segnale risultante viene applicato all'ingresso non invertente di un comparatore 85. L'altro ingresso del comparatore 85 riceve il segnale 56 corrispondente alla corrente di picco  $I_{pk}$ . L'uscita del comparatore 85 è applicata ad un circuito 86 di pilotaggio dei transistor 17 e 18, ai quali fornisce i segnali di comando 87 e 88. Il circuito 86

di pilotaggio dei transistor 17 e 18 riceve anche in ingresso il segnale di accensione 55 della singola fase proveniente dal circuito di controllo master 54. Il segnale di accensione 55 viene anche utilizzato per azzerare la rampa di corrente generata dal circuito 83.

Nella sezione slave 51 si opera un controllo che mantiene attiva la fase fino a che la corrente nella corrispondente induttanza raggiunge il valore di picco impostato dal convertitore 63 della sezione master 54. La corrente misurata dal sensore 23 viene comparata con la corrente di picco  $I_{pk}$  fornita dalla sezione di master 54 e l'esito di tale comparazione, unitamente al comando di selezione, costituisce l'ingresso della logica di gestione della sezione dei transistor di potenza 17 e 18.

In generale, in ogni slave 51 è possibile integrare gli switch di potenza 17 e 18 dai quali sarebbe possibile estrarre direttamente una misura della corrente che vi fluisce.

Il convertitore 63 nel caso in esame è inserito all'interno del master 54: in altre soluzioni è possibile collocarlo nello slave 51 e distribuire il dato digitale a tutti gli slaves 51 attraverso un bus seriale o parallelo.

È sufficiente alterare lo schema a blocchi del circuito di controllo master 54 per implementare un sistema alternativo di attivazione delle fasi, in base al quale si attiva la fase che conduce il minimo valore di corrente. In figura 8 è mostrato lo schema a blocchi del circuito di controllo master 54 in accordo con questa nuova implementazione.

Il circuito di controllo master 54 riceve in ingresso i segnali 70 relativi alle correnti di ogni singola fase i quali sono applicati ad circuito 65 che determina, istante per istante, quale delle tre fasi ha la corrente minima.

L'uscita del circuito 65 è applicata ad un sistema di elaborazione 60. Quest'ultimo agisce sul multiplexer 69 attivando le fasi non in modo ciclico, ma dando sempre la precedenza alla fase che si trova a condurre la minore corrente.

Questa strategia di controllo è più efficiente, in termini di risposta in transitorio e di distribuzione di corrente, ma richiede un'estensione dell'architettura di controllo, per determinare in tempo reale quale sia la fase a minima conduzione di corrente. In pratica, il controllore master deve prevedere un numero di ingressi di corrente pari al numero delle fasi ed un insieme di comparatori che determinano la fase a corrente minima. La flessibilità intrinseca dell'architettura master-slave viene quindi parzialmente sacrificata in questa implementazione.

## RIVENDICAZIONI

1. Regolatore di tensione avente un terminale di ingresso atto ad essere accoppiato ad una tensione di ingresso ed un terminale di uscita atto ad essere accoppiato ad un carico comprendente: un primo interruttore atto ad accoppiare selettivamente detto terminale di ingresso a detto terminale di uscita; un sensore di corrente per misurare una corrente di uscita fluente verso detto terminale di uscita; un sensore di tensione per misurare una tensione di uscita su detto terminale di uscita; un controllore digitale che pilota detto primo interruttore; caratterizzato dal fatto che detto controllore chiude detto primo interruttore quando la tensione errore, ottenuta sottraendo a detta tensione di uscita una tensione di riferimento costante è minore di un primo valore di tensione prefissato e apre detto primo interruttore quando detta corrente di uscita è maggiore di un primo valore di corrente prefissato.

2. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detta tensione errore è ottenuta sottraendo a detta tensione di uscita una tensione di riferimento costante ed una tensione variabile con andamento a rampa.

3. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di corrente prefissato possono assumere una pluralità di livelli discreti.

4. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di corrente prefissato sono legati tra di loro tramite una funzione prefissata.

5. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di





corrente prefissato sono legati tra di loro tramite una funzione lineare..

6. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di corrente prefissato sono legati tra di loro tramite una funzione lineare a tratti avente almeno due pendenze diverse.

7. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di corrente prefissato sono legati tra di loro tramite una funzione può avere una componente integrale ed una lineare.

8. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato e detto primo valore di corrente prefissato sono variabili in funzione della frequenza di commutazione di detto primo interruttore.

9. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato diminuisce di un secondo valore di tensione prefissato e che detto primo valore di corrente prefissato aumenta di un terzo valore di corrente prefissato quando la frequenza di pilotaggio di detto primo interruttore è maggiore di un primo valore prefissato di frequenza.

10. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che detto primo valore di tensione prefissato aumenta di un quarto valore di tensione prefissato e che detto primo valore di corrente prefissato diminuisce di un quinto valore di corrente prefissato quando la frequenza di pilotaggio di detto primo interruttore è minore di un secondo valore prefissato di frequenza.


11. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto di comprendere un secondo interruttore atto ad accoppiare selettivamente detto terminale di uscita a massa, avente un comportamento duale rispetto a detto primo interruttore.

12. Regolatore di tensione in accordo alla rivendicazione 1 caratterizzato dal fatto che alternativamente detto controllore chiude detto primo interruttore quando detta corrente di uscita è minore di un primo valore di corrente prefissato e apre detto primo interruttore quando detta tensione errore è superiore di un primo valore di tensione prefissato.

13. Regolatore di tensione multifase comprendente almeno due regolatori di tensione in accordo alla rivendicazione 1 accoppiati ad uno stesso carico, controllati da un circuito di controllo master che riceve in ingresso la tensione di uscita presente su detto carico e fornisce a detti almeno due regolatori di tensione un segnale di accensione della singola fase ed un segnale corrispondente alla corrente di picco.

14. Regolatore di tensione multifase in accordo alla rivendicazione 9 caratterizzato dal fatto che detto segnale di accensione della singola fase è inviato in successione a detti almeno due regolatori di tensione.

15. Regolatore di tensione multifase in accordo alla rivendicazione 9 caratterizzato dal fatto che detto segnale di accensione della singola fase è inviato al regolatore di detti almeno due regolatori di tensione che fornisce la corrente minore, rispetto all'altro, a detto carico.








 Dr. Ing. Enrico Mittler



Fig.1








Fig.3a




Fig.3b








Fig.3c



MI 2002A 001539



MI 2002A 001539




Fig.5

MI 2002 A 0 0 1 5 3 9





Fig.6

MI 2002 A 0 0 1 5 3 9



Dr. Ing. Enrico MITTLER








Fig.7

MI 2002 A 0 0 1 5 3 9



Dr. Ing. Enrico MITTLER



MI 2002A 0 0 1 5 3 9

Fig.8

